시높시스, 삼성 2나노 공정 AI칩 설계 22% 줄였다…"韓 생태계 전방위 협력"

작성자

카테고리:

← 피드로
지디넷코리아 · 전화평 기자 · 2026-09-08 IT·테크

[지디넷코리아]글로벌 1위 반도체 설계 자산(EDA) 기업 시높시스가 삼성전자 2nm(나노미터, 10억분의 1m) 공정을 적용해 칩 면적을 20% 이상 줄이는 데 성공했다. 회사는 메모리 반도체 중심의 기존 한국 시장 비즈니스를 삼성 파운드리 선단 공정 생태계와 국내 주요 인공지능(AI) 반도체 기업 전반으로 확대할 계획이다.시높시스는 8일 서울 강남구 그랜드…

원문 보기 ↗